题目内容
（请给出正确答案）
[主观题]
Pentium微处理器的突发式存储器材读/写总线周期包含几个CPU时钟周期？ A．2个 B．3个 C．4个
Pentium微处理器的突发式存储器材读/写总线周期包含几个CPU时钟周期？
A．2个
B．3个
C．4个
D．5个
如搜索结果不匹配，请 联系老师 获取答案
A.2个
B.3个
C.4个
D.5个
更多“Pentium微处理器的突发式存储器材读/写总线周期包含几个…”相关的问题
第3题
Pentium微处理器执行突发式存储器读总线周期时，Cache（Cache Enable)和W/R信号的状态应该是______
Pentium微处理器执行突发式存储器读总线周期时，Cache(Cache Enable)和W/R信号的状态应该是______。
A) 1，1
B) 1，0
C) 0，1
D) 0，0
第4题
Pentium 微处理器的突发式存储器读/写总线周期包含（)CPU时钟周期。A．2个B．3个C．4个D．5个
Pentium 微处理器的突发式存储器读/写总线周期包含()CPU时钟周期。
A．2个
B．3个
C．4个
D．5个
第5题
Pentium微处理器在突发式读周期传送第一个数据时，和（Cache Enable)信号的状态分别为A．0和0B．0和1
Pentium微处理器在突发式读周期传送第一个数据时，和(Cache Enable)信号的状态分别为
A．0和0
B．0和1
C．1和0
D．1和1
第6题
Pentium微处理器在突发式存储器读周期期间，W/R和Cache信号分别为（)。A．高电平和高电平B．高电平
Pentium微处理器在突发式存储器读周期期间，W/R和Cache信号分别为()。
A．高电平和高电平
B．高电平和低电平
C．低电平和高电平
D．低电平和低电平
第7题
Pentium微处理器在突发式存储器读周期期间，W／R和CACHE信号分别为______。A．高电平和高电平B．高电
Pentium微处理器在突发式存储器读周期期间，W／R和CACHE信号分别为______。
A．高电平和高电平
B．高电平和低电平
C．低电平和高电平
D．低电平和低电平
第10题
下面是是关于Pentium 微处理器总线时序的叙述，其中错误的是A．CPU通过总线接口部件完成一次存储器
下面是是关于Pentium 微处理器总线时序的叙述，其中错误的是
A．CPU通过总线接口部件完成一次存储器读/写I/0所需要的时间称为总线周期
B．Pentium微处器执行流水线式总线周期时，下一个总线周期使用的地址在前一个总线周期传送数据时提供
C．Pentium微处器的基本总线周期需要2个或2个以上的总线时钟周期
D．Pentium 微处理器的突发式读总线周期由2-1-1-1个时钟周期组成, 共传递5个64位数据
