如图中上升沿触发的D触发器和下降沿触发的JK触发器的CP、D、波形如图所示，试画出Q的波形。

上升沿触发 和下降沿触发的D触发器逻辑符号及时钟信号CP()和输入信号D的波形如图题5.5.1所示。分别画出它们的Q端波形。设触发器的初始状态为0。

在CP下降沿触发的边沿JK触发器中,CP、J、K的波形如图P4.4所示试对应画出的波形触发器起始状态为0.

A.电平触发，高电平有效

B.上升沿触发

C.下降沿触发

D.电平触发，低电平有效

上升沿触发的维持-阻塞D触发器组成图(a)所示电路，输入波形如图(b)所示，画出Q₁和Q₂的波形。设Q初态为0。

A.边沿触发器(包括上升沿和下降沿触发)

B.同步式触发器

C.主从触发器

D.钟控触发器

A.边沿D触发器

B.具有预置1和置0端

C.上升沿触发

D.下降沿触发

JK触发器都是下降沿触发的，D触发器都是上升沿触发的。()

A.JK上升沿D下降沿

B.JK下降沿D上升沿

C.同为上升沿

D.同为下降沿