在第10题给出的条件下，假设指令地址已存于PC中，画出STA X,D指令周期信息流程图,并列出相应的

控制信号序列。

说明:

(1) STA X,D指令字中X为变址寄存器XR,D为形式地址。

(2)寄存器的输入和输出均受控制信号控制, 如PCi表示PC的输入控制信号,又如MDR0表示MDR的输出控制信号。

(3)凡是需要经过总线实现寄存器之间的传送,需在流程图中注明，如PC→Bus→MAR,相应的控制信号为PC0和MARi。

查看答案

如搜索结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装赏学吧APP，拍照搜题省时又省心！

更多“在第10题给出的条件下，假设指令地址已存于PC中，画出STA…”相关的问题

第1题

在第6题给出的条件下，SUB R1,R3指令完成（R1)－（R3)－R1的操作,画出其指令周期信息流程图（假设指令的地址已放在PC中),并列出相应的微操作控制信号序列。

点击查看答案

第2题

在第10题给出条件下,假设指令地址已存于PC中，画出JMP * D指令周期信息流程图,并列出相应的控

制信号序列。

说明:

(1) JMP * D指令字中*表示相对寻址,D为相对位移量。

(2)寄存器的输入和输出均受控制信号控制，如PCi表示PC的输入控制信号,又如MDR0表示MDR的输出控制信号。

(3)凡是需要经过总线实现寄存器之间的传送,需在流程图中注明，如PC→Bus→MAR，相应的控制信号为PC0和MARi。

点击查看答案

第3题

已知单总线计算机结构如图9.7所示,其中XR为变址寄存器，EAR为有效地址寄存器,LATCH为暂存器。假

设指令地址已存于PC中，画出ADD * D指令周期信息流程图,并列出相应的控制信号序列。

说明:

(1)ADD*D指令字中*表示相对寻址,D为相对位移量。

(2)寄存器的输入和输出均受控制信号控制,如PCi表示PC的输入控制信号,又如MDR0表示MDR的输出控制信号。

(3)凡是需要经过总线实现寄存器之间的传送,需在流程图中注明，如PC→Bus→MAR,相应的控制信号为PC0和MARi。

点击查看答案

第4题

已知单总线计算机结构如图9．7所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为暂存

器。假设指令地址已存于PC中，画出ADD X，D指令周期信息流程图，并列出相应的控制信号序列。

说明： (1)ADD X，D指令字中x为变址寄存器XR，D为形式地址。 (2)寄存器的输入和输出均受控制信号控制，如PCi表示PC的输入控制信号，又如MDRo表示MDR的输出控制信号。 (3)凡是需要经过总线实现寄存器之间的传送，需在流程图中注明，如PC→Bus→MAR，相应的控制信号为PCo和MARi。