在32题给出的条件下，画出CPU与存储芯片的连接图，要求:（1)主存地址空间分配:最大2K地址空间为系统程序区;相邻2K地址空间为用户程序区。（2)合理选用上述存储芯片,说明各选几片。（3)详细画出存储芯片的片选逻辑。

电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：1.主存地址空间分配：8000H～87FFH为系统程序区;8800H～8BFFH为用户程序区。

2.合理选用上述存储芯片，说明各选几片？

3.详细画出存储芯片的片选逻辑。

设CPU共有16根地址线，8根数据线，并用作访存控制信号(低电平有效)，用作读写控制信号(高电平为读，低电平为写)。现有下列芯片及各种门电路(门电路自定)，如图所示。

画出CPU与存储器的连接图，要求：1.存储芯片地址空间分配为：0～2047为系统程序区;2048～8191为用户程序区。2.指出选用的存储芯片类型及数量;3.详细画出片选逻辑

设CPU有16根地址线，8根数据线.并用作访存控制信号,作访问I/0端口的控制信号,为读命令,为写命令。I/O编址采用单独编址。现有图5. 15所示的芯片及各种门电路(自定):

画出CPU和存储芯片及CPU和I/O接口芯片的连接图,要求:

(1)主存除最大地址空间存放系统BIOS程序(约4 KB)外,其余地址空间均为用户所用。

(2)接口芯片的地址范围为80H~87H。

(3)指出选用的存储芯片类型、数量及地址范围。

(4)详细画出存储器芯片和接口芯片的片选逻辑。

已知某CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号(低电平有效)。现有下列存储芯片：1 K×4位ROM、2 K×4位ROM、4 K×8位ROM、4 K×8位RAM、8 K×4位RAM、8 K×8位RAM和非门、与非门、或非门若干，如下图所示。试对该机存储系统进行设计，要求：0～2 047为系统程序区，4 096～16 383为用户程序区，在不浪费存储容量的基础上使用最少数量的存储芯片。

(1)画出主存地址空间分配示意图；

(2)说明使用存储芯片的种类及数量；

(3)使用所给门电路画出存储芯片片选逻辑图(片选信号低电平有效)。

把目标程序中的逻辑地址转换成主存空间的物理地址称为______。

A．存储分配

B．地址重定位

C．地址保护

D．程序移动

把目标程序中的逻辑地址转换成主存空间的物理地址称为()。

A．存储分配

B．地址重定位

C．地址保护

D．程序移动

A．主存空间的共享和保护

B．主存空间的扩充，即增大存储器容量，如增加内存条等

C．实现地址转换，即由物理地址向逻辑地址韵转换

D．主存空间的分配和去配，即对主存空间地址与程序地址进行适当转换

A.存储分配

B.地址重定位

C.地址保护

D.程序移动

某计算机的主存地址空间中，从地址0000H～3FFFH为ROM存储区域，从地址

4000H～7FFFH为RAM的存储区域。RAM的控制信号为CS和WE，CPU的地址线为A15～A0，数据线为8位的D7～D0线，控制信号有读写控制R／W和访存请求MREQ，要求： (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片，试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片，RAM存储器芯片采用4K×8位的芯片， 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片，RAM存储器芯片采用8K×8位的芯片，试画出存储器与CPU的连接图。

高电平为读，低电平为写)。

已知该机存储器地址空间从0连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成;紧接着40K为备用区，暂不连接芯片;而后78K为用户程序和数据空间，用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下：

SRAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。

ROM：8K×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。

译码器：3―8译码器，输出低电平有效;为使能信号，低电平时译码器功能有效。

其它“与、或”等逻辑门电路自选。

(1)请问该主存需多少SRAM芯片？

(2)试画出主存芯片与CPU的连接逻辑图。

(3)写出各芯片地址分配表。

A.0000H

B.2800H

C.2000H

D.0800H