设计一个用移位相加实现的乘法器，乘数与被乘数均为同步输入的4位无符号二进制数。要求：（1)确定乘法器算法，画出乘法器系统方案框图。（2)画出系统控制器的ASM图。用一个触发器对应一个状态的方法设计控制电路。（3)用VerilogHDL语言描述系统的工作过程。

试用ROM设计一个乘法器。已知输入是两个2位二进制数 A₁A₀和B₁B₀，输出是二者的乘积，并用4位二进制数表示，即Y₃Y₂Y₁Y₀。要求画出ROM电路的与或逻辑阵列。

试确定用ROM实现下列逻辑函数所需容量： (1)实现两个4位二进制数相乘的乘法器； (2)将8位二进制数转换为8421BCD码的转换电路。

下面有关定点补码乘法器的描述中，正确的句子是()。

A．被乘数的符号和乘数的符号都参加运算

B．乘数寄存器必须具有右移功能，并增设一位附加位，其初态为“1”

C．被乘数寄存器也必须具有右移功能

D．用计数器控制乘法次数，若尾数为n位，当计数器计到n + l时(初态为0)完成乘法运算但不移位

试确定用ROM实现下列逻辑函数时所需的容量： (1)实现两个3位二进制数相乘的乘法器； (2)将8位二进制数转换成十进制数(用BCD码表示)的转换电路。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M＝0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号K=0时将两个输入的4位二进制数相加，而K=1时它将两个输入的4位二进制数相减，允许附加必要的门电路。

用与非门设计一个4位的补码输出电路。电路输入4是4位二进制数，输出为输入的补码。