某接口需占用4个I／O接口地址，假设为2F0H～2F3H，则相应的地址译码部分电路如图8－12所示。 图8－12中，地址A9～

某接口需占用4个I/O接口地址，假设为2F0H～2F3H，则相应的地址译码部分电路如图8-12所示。

图8-12中，地址A9～A2为如图组合时，端输出低电平(AEN必须为低电平)，地址依次为：10111100，共8位。把A1、A0附在最后构成10位地址如下。