HDL综合器就是逻辑综合的过程,把可综合的VHDL/VerilogHDL转化成硬件电路时,包含了三个过程,分别是()。
A.输入、输出、下载
B.转化、优化、映射
C.分析、编译、布局布线
D.仿真、分析、下载
A.输入、输出、下载
B.转化、优化、映射
C.分析、编译、布局布线
D.仿真、分析、下载
第1题
A.综合就是将电路的高级语言转化成低级的,可与FPGA/ CPLD的基本结构相映射的网表文件
B.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束
C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的
D.综合是纯软件的转换过程,与器件硬件结构无关
第2题
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件
B.综合是纯软件的转换过程,与器件硬件结构无关;为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束
C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的
D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束
第3题
A.综合就是把抽象设计层次中的-种表示转化成另一种表示的过程
B.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件
C.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束
D.综合可理解为-种映射过程,并且这种映射关系是唯一的,即综合结果是唯一的
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!