时序逻辑电路结构上由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。

异步电平时序逻辑电路的存储电路一般是由触发器组成的。

在同步时序逻辑电路中，电路状态是由任意触发器组成的存储电路来保存的。

从电路结构看，由逻辑门电路组成，不包含任何记忆元件的就是组合逻辑电路。

脉冲异步时序逻辑电路的存储电路由（）组成，电路输入信号为（）。

在组合逻辑电路中，临界竞争会导致错误的输出，但不会改变电路的功能；而在电平异步时序逻辑电路中，临界竞争会导致电路状态转换的不可预测，从而改变电路的预定功能。

1.微型计算机系统一般由 和软件系统两部分组成。

以触发器状态作为电路输出的同步时序逻辑电路属于Mealy型电路。

在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。

在同步时序逻辑电路中，将所有使用的由下降沿触发的钟控触发器改为同种类的上升沿触发的钟控触发器，对电路的功能没有影响。

在脉冲异步时序逻辑电路中，将所有使用的由下降沿触发的钟控触发器改为同种类的上升沿触发的钟控触发器，对电路的功能没有影响。