数字密码锁真值表、电路图、实验（或者仿真）结果（可以直接上传实验报告）

四位全加器由顶层原理图和底层1位全加器VHDL生成symbol，将生成的电路图和仿真结果以图片形式上传 （要求：上传电路原理图和仿真结果两张图片）

74161和7400实现一个7进制加法计数器，要求用反馈清零法实现。 将电路图和仿真结果以图片形式上传 （要求：上传电路原理图和仿真结果两张图片）

提交实验报告，提交教师预留完成仿真实验电路和实验结果截图。

用74161、7455和7400设计一个双模计数器，要求： 当X=0时，进行6进制计数； 当X=1时，实现10进制计数 画出电路图，给出仿真结果 （要求上传电路图和仿真波形）

安装MyEclipse，熟悉各菜单项 创建、发布、运行一个WEB工程 撰写实验报告（实验结果截图） 实验报告是附件上传

Proteus软件可以用来画出电路图并在该电路上仿真程序运行结果。（）

集成与非门电路参数测试与功能验证（可以直接上传实验报告）

组合逻辑电路的分析步骤是（）。

实验报告内容：撰写“实验1 比例、加法、减法等运放基本运算电路实验”的实验报告。 总体格式参照浙江大学实验报告要求。 具体要求如下。 《比例、加法、减法等运放基本运算电路实验实验报告》应包含： 1、设计部分：设计的电路原理图，每个电阻值的具体确定过程、及取定的标称值。 2、仿真部分：对实验内容 2 进行瞬态分析仿真，显示 vi2 与 vo 波形关系。 对实验内容 3 进行交流分析仿真，验证增益-带宽积不变结论。 3、测试部分。测试步骤、按要求记录数据及波形。 4、对仿真、测试得到的数据及波形结果进行分析比较并给出结论。 5、总结与体会。

用74161和少量基本逻辑门实现同步60进制BCD码加法计数器， 说明： 74161可用2片 基本逻辑门是指与非门，与门，与或非门等常用门电路 （要求：上传电路图和仿真结果图片各一张）