题目内容（请给出正确答案）

[单选题]

维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1而在CP上升沿以后D变为0，则触发器状态为（）

A.0状态

B.1状态

C.状态不变

D.状态不定

答案

1状态

如搜索结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装赏学吧APP，拍照搜题省时又省心！

更多“维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1而在CP上升…”相关的问题

第1题

维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1，而在CP上升沿以后D变为0，则触发器状态为（）。

A.0状态

B.1状态

C.状态不变

D.状态不定

点击查看答案

第2题

下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1、K=0，而在CP下降沿到来后变为J=0、K=1，则触发器状态为（）。

A.0状态

B.1状态

C.状态不变

D.状态不定

点击查看答案

第3题

下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1、K=0，而在CP下降沿到来后变为J=0、K=1，则触发器状态为（）。

A.0状态

B.1状态

C.状态不变

D.状态不定

点击查看答案

第4题

主从型JK触发器是在时钟脉冲CP上升沿触发的。

点击查看答案

第5题

4、上升沿触发异步时序逻辑电路若它的时钟脉冲上升沿未到来时，各触发器（）。

A.只能维持现态不变

B.只能维持次态不变

C.状态不定

D.状态翻转

点击查看答案

第6题

主从JK型触发器是

A.在CP下降沿输出信号

B.在CP上升沿输出信号

C.在CP＝1的稳态下输出信号

D.输出与CP无关的

点击查看答案

第7题

主从型JK触发器是在时钟脉冲CP下降沿触发的。

点击查看答案

第8题

在时钟脉冲CP信号为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为。

点击查看答案

第9题

边沿触发器的次态仅取决于CP信号的边沿到达时输入的逻辑状态，而在这时刻之前或以后，输入信号的变化对触发器输出的状态没有影响。

点击查看答案

第10题

维持阻塞RS触发器利用 , 在时钟CP的边沿传递数据, 传输延迟D触发器利用 , 在时钟CP的边沿传递数据。（A）门的延时（B）维持阻塞线（C）脉冲的低电平（D）高电平或低电平

A.B、C

B.A

C.A

D.D

点击查看答案

警告：系统检测到您的账号存在安全风险

为了保护您的账号安全，请在“赏学吧”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！

微信搜一搜

赏学吧

点击打开微信

警告：系统检测到您的账号存在安全风险

抱歉，您的账号因涉嫌违反赏学吧购买须知被冻结。您可在“赏学吧”微信公众号中的“官网服务”-“账号解封申请”申请解封，或联系客服。

微信搜一搜

赏学吧

点击打开微信