采用二级页表的页式内存管理（不考虑快表）时，访问一个数据需要访问【 】 次内存才能最终获得存取数据。

采用二级页式存储管理时，执行一条访存指令访问某个内存单元（假定不会发生缺页）时，在最坏情况下需要访问内存 次。

采用两级页表的页式存储管理时，按给定的逻辑地址进行读写时，在没有快表的情况下，通常需要访问内存次数是（）

采用两级页表的页式存储管理时，按给定的逻辑地址进行读写时，在没有快表的情况下，通常需要访问内存次数是（）

在页式地址映射过程中，快表的作用是尽量减少内存访问次数。

在段页式存储系统中，执行一条访存指令访问某个内存单元（假定不会发生缺段缺页）时，在最坏情况下需要访问内存 次。

具有快表的页式存储管理系统中，若内存访问时间是1微秒，检索快表时间为0.2微秒，快表命中率为85%，则有效存取时间是（）

在分页内存管理中 ，CPU每次从内存中取一个数据需要1次内存访问。

分页时，每个进程拥有一个页表，且页表驻留在内存中。

分页时，每个进程拥有一个页表，且页表驻留在内存中。

某个请求分页管理系统，具体信息如下： （1）页面大小为4KB，读写一次内存数据的时间是100ns，访问一次快表（TLB）的时间是10ns； （2）缺页处理的平均时间是20000ns（已含更新TLB和页表等的所有时间）； （3）进程的工作集大小固定为2个帧，采用最近最少使用置换算法（LRU）和局部淘汰策略。 （4）TLB初始为空；地址转换时先访问TLB，若TLB未命中，再访问页表（忽略访问页表之后的TLB更新时间）； （5）有效位为0表示页面不在内存，产生缺页中断，缺页中断处理后，返回到产生缺页中断的指令处重新执行。 假设某进程的页表内容如下表所示。设有虚地址访问序列2362H、1565H、25A5H，请问： （1）依次访问上述三个虚地址，各需多少时间？给出计算过程。 （2）基于上述访问序列，虚地址1565H的物理地址是多少？请说明理由。 页号 页框（Page Frame）号 有效位（存在位） 0 101H 1 1 — 0 2 254H 1