用16K ´8位的DRAM芯片来构成64K ´32位的存储器，请画出该存储器的组成逻辑图。

解：(1) 用16K×8位的DRAM芯片构成64K×32位存储器，需要用16个芯片，其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0∼D7、D8∼D15、D16∼D23和D24∼D31，其余同名引脚互连)，需要低14位地址(A0∼A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0∼A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。画出逻辑框图如下。(2) 设刷新周期为2ms，并设16K×8位的DRAM结构是128×128×8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)：若采用集中式刷新，则每2ms中的最后128×0.5μs=64μs为集中刷新时间，不能进行正常读写，即存在64μs的死时间；若采用分散式刷新，则每1μs只能访问一次主存，而题目要求CPU在1μS内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的。比较适合采用异步式刷新。采用异步刷新方式，则两次刷新操作的最大时间间隔为15.625μs，可取15.5μs；对全部存储单元刷新一遍所需的实际刷新时间为：15.5μs×128=1.984ms；采用这种方式，每15.5μs中有0.5μs用于刷新，其余的时间用于访存(大部分时间中1μs可以访问两次内存)。