更多“D触发器的输出Q，在时钟低电平期间维持原态，在时钟高电平期间…”相关的问题
第1题
主从触发器的时钟在高电平时，将输入信号传递到 。在低电平时，将信号传递到 。 （A）从触发器输出 （B）主触发器输出 （C）JK触发器输出 （D）D触发器输出
点击查看答案
第2题
维持阻塞RS触发器利用 , 在时钟CP的边沿传递数据, 传输延迟D触发器利用 , 在时钟CP的边沿传递数据。 （A）门的延时 （B）维持阻塞线 （C）脉冲的低电平 （D）高电平或低电平
点击查看答案
第3题
边沿JK触发器，在时钟信号CLK为高电平期间，当J=K=1时，状态会翻转一次。（）
点击查看答案
第4题
边沿结构的基础JK触发器是在CLK时钟的（）触发的。
点击查看答案
第5题
触发器在时钟脉冲的高电平或低电平期间接收输入信号，这种接收信号的方式称为电平触发。
点击查看答案
第6题
对于时钟上升沿触发的D触发器，如果输入端D在时钟上升沿到来的时刻发生变化，则触发器的输出状态无法预测。
点击查看答案
第7题
在下列触发器中，输入没有约束条件的是（）。
A.时钟R-S触发器
B.基本R-S触发器
C.主从J-K触发器
D.维持阻塞D触发器
第8题
下列触发器中，输入信号直接控制输出状态的是：
A.基本RS锁存器
B.时钟控制RS触发器
C.主从JK触发器
D.维持阻塞D触发器
第9题
当时钟输入为低电平时，下降沿触发的触发器处于（）状态。
点击查看答案
第10题
在时钟脉冲CP信号为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为 。
点击查看答案
如搜索结果不匹配，请 联系老师 获取答案
