在任何时刻，电路的输出状态不仅取决于该时刻的输入，还与该时刻之前的电路状态有关的逻辑电路，称为时序逻辑电路。

组合逻辑电路t时刻状态和该电路t-1时刻的状态有关。

组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。

时序逻辑电路任何时刻的输出信号不仅取决于 ，而且还取决于 。

以触发器状态作为电路输出的同步时序逻辑电路属于Mealy型电路。

组合逻辑电路的特点是输出状态只与输入信号有关，与电路原有状态 。（选择“有关”或“无关”填入）

时序电路的根本特征是它任意时刻的输出不仅取决于当时的输入，而且还取决于电路原来的状态。因此，除了时钟CP 外，没有输入变量的电路不是时序电路。

在组合逻辑电路中，临界竞争会导致错误的输出，但不会改变电路的功能；而在电平异步时序逻辑电路中，临界竞争会导致电路状态转换的不可预测，从而改变电路的预定功能。

在同步时序逻辑电路中，电路状态是由任意触发器组成的存储电路来保存的。

如果一个时序逻辑电路无输入信号，其输出仅取决于电路的原态，则此电路为 电路。

时序逻辑电路的输出只与输入信号有关。