题目内容 (请给出正确答案)
[单选题]

TMS320C54X DSP具有()位的乘法器,连接一个40位的专用加法器,构成MAC单元。

A.17×17

B.8×8

C.16×16

D.32×32

答案
B、8×8
如搜索结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能会需要:
您的账号:
发送账号密码至手机
发送
更多“TMS320C54X DSP具有()位的乘法器,连接一个40…”相关的问题

第1题

任何数字系统都可由如下哪三种器件构成?

A.加法器、延迟器、乘法器

B.加法器、减法器、乘法器

C.加法器、延迟器、减法器

D.延迟器、乘法器

点击查看答案

第2题

LTI数字滤波器的可计算算法可以用表示单位延迟、乘法器、加法器和节点这些基本结构单元构成的框图方便地表示。
点击查看答案

第3题

乘法器是构成算术运算电路的基本单元电路。
点击查看答案

第4题

加法器是构成算术运算电路的基本单元电路。
点击查看答案

第5题

N阶FIR滤波器要用N+1个系数描述,通常需要用N+1个乘法器和N个两输入加法器来实现。
点击查看答案

第6题

串行加法器进位信号采用 传递,而并行加法器的进位信号采用 传递。

A.超前,逐位

B.逐位,超前

C.逐位,逐位

D.超前,超前

点击查看答案

第7题

CMOS逻辑单元完全由晶体管在电路板上连接构成
点击查看答案

第8题

用n个一位全加器串接起来,构成的n位加法器的优、缺点是()

A.电路简单,运行速度快

B.电路复杂,运行速度快

C.电路简单,运行速度慢

D.电路复杂,运行速度慢

点击查看答案

第9题

使用流水线方法和折叠方法设计FIR滤波器,以下说法错误的是

A.计算出1个结果,采用折叠技术的设计需要的时间更长

B.采用折叠技术的设计使用的计算资源、存储资源和控制资源更少

C.采用流水线技术的设计吞吐率更高

D.折叠技术最少可以只用1个乘法器和和一个加法器

点击查看答案

第10题

下列叙述中, 错误的是 ()。

A.运算器中通常都有一个状态标志寄存器,为计算机提供判断条件,以实现程序转移

B.补码乘法器中, 被乘数和乘数的符号都不参加运算

C.并行加法器中高位的进位依赖于低位

D.在小数除法中, 为了避免溢出,要求被除数的绝对值小于除数的绝对值

点击查看答案
发送账号至手机
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改
温馨提示
每个试题只能免费做一次,如需多次做题,请购买搜题卡
立即购买
稍后再说
警告:系统检测到您的账号存在安全风险

为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!

微信搜一搜
赏学吧
点击打开微信
警告:系统检测到您的账号存在安全风险
抱歉,您的账号因涉嫌违反赏学吧购买须知被冻结。您可在“赏学吧”微信公众号中的“官网服务”-“账号解封申请”申请解封,或联系客服
微信搜一搜
赏学吧
点击打开微信