用74LVC161的异步清零方式实现8进制加计数时，应用状态Q3Q2Q1Q0=_________去控制清零端实现清零。

用74LVC161的同步置数方式实现从0开始的7进制加计数时，应用状态Q3Q2Q1Q0=_________去控制预置端实现置数。

用集成计数器设计N进制计数器时，利用同步清零端与异步清零端归零，所采用的电路状态的个数不同。

使用清零法用74LS160实现八进制计数，应在计数状态到（）时清零。

使用清零法用74LS163实现十进制计数，应在计数状态到（）时，等下一个脉冲到来后清零。

用四位二进制加法计数器74161设计一个12进制计数器，要求：用异步清零法实现，画出其状态转换图和连接电路图。

利用集成计数器的清零端和置数端实现归零，可设计按自然态序进行计数的N进制计数器。

二进制同步加法计数器74LS161可以用同步置数法或者异步清零法构成N进制计数器。在同步置数法中，用第N个状态产生置零信号；在异步清零法中，用第（）个状态产生清零信号。

在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。

具有异步清零和预置数端的D触发器，清零端和预置数端不能同时有效。