2、设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。

设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。

试用一片译码器74138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD中有偶数个1时输出为1，否则为0。（ABCD为0000时视作偶数个1）。

设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0，该电路只需要3个异或门。

设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0，该电路只需要3个异或门。

设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0，该电路只需要3个异或门。

设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0，该电路（无反变量输入）只需要3个异或门。

试用译码器74LS138和适当的逻辑门设计一个三输入变量的判奇电路（判别1的个数是否为奇数）。

用D触发器设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，输出信号为Z。要求电路在X信号输入出现1100序列时，输出信号Z为1，否则为0。 如果按米利型电路进行设计，需要的触发器个数至少为（） 如果按穆尔型电路进行设计，需要的触发器个数至少为（）