与组合逻辑电路相比，时序逻辑电路具有记忆功能。

逻辑电路按照是否具有记忆功能分为同步时序逻辑电路和组合逻辑电路。

利用PAL器件可以灵活实现各种组合逻辑功能，但不能实现时序逻辑电路功能。

在组合逻辑电路中，临界竞争会导致错误的输出，但不会改变电路的功能；而在电平异步时序逻辑电路中，临界竞争会导致电路状态转换的不可预测，从而改变电路的预定功能。

时序逻辑电路的输出只与输入信号有关。

用数据选择器可实现时序逻辑电路。（）

从电路结构看，由逻辑门电路组成，不包含任何记忆元件的就是组合逻辑电路。

在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。

脉冲异步时序逻辑电路的输出信号一定是脉冲信号。

异步电平时序逻辑电路的存储电路一般是由触发器组成的。

在同步时序逻辑电路中，对时钟脉冲的宽度和频率没有要求。