一般而言同步时序逻辑电路不易发生竞争冒险现象的。

一般用边沿触发器构成的时序逻辑电路不易发生竞争冒险现象的。

时序逻辑电路中的竞争-冒险现象均发生在存储电路部分。

时序逻辑电路按照触发器时钟的连接方式不同，可以分为同步时序逻辑电路和（）两大类。

逻辑电路按照是否具有记忆功能分为同步时序逻辑电路和组合逻辑电路。

在同步时序逻辑电路中，对时钟脉冲的宽度和频率没有要求。

以触发器状态作为电路输出的同步时序逻辑电路属于Mealy型电路。

门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。

在同步时序逻辑电路中，电路状态是由任意触发器组成的存储电路来保存的。

在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。

在组合逻辑电路中，临界竞争会导致错误的输出，但不会改变电路的功能；而在电平异步时序逻辑电路中，临界竞争会导致电路状态转换的不可预测，从而改变电路的预定功能。