题目内容
（请给出正确答案）
[主观题]
画出图题5－3所示的电平触发SR触发器输出端Q、端的波形，输入端S、R与CLK的波形如图所示。（设Q初始
画出图题5-3所示的电平触发SR触发器输出端Q、端的波形，输入端S、R与CLK的波形如图所示。(设Q初始状态为0)
如搜索结果不匹配，请 联系老师 获取答案
4(b)所示。设触发器的初始状态为Q=0。
更多“画出图题5－3所示的电平触发SR触发器输出端Q、端的波形，输…”相关的问题
第1题
画出图P5.4(a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.
画出图P5.4（a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.
点击查看答案
第2题
画出图P5.3（a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK及输入S、R的电压波形如图P5.
画出图P5.3(a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK及输入S、R的电压波形如图P5.3(b)所示。设触发器的初始状态为Q=0。
第3题
画出图题5－4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。（设0初始状太为0
画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。(设0初始状太为0)
第4题
画出图P5.6(a)中脉冲触发SR触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如
画出图P5.6（a)中脉冲触发SR触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如
点击查看答案
图P5.6(b)所示。设触发器的初始状态为Q=0。
第5题
画出图P5.5(a)中脉冲触发SR触发器输出Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P
画出图P5.5（a)中脉冲触发SR触发器输出Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P
点击查看答案
5.5(b)所示。设触发器的初始状态为Q=0。
第6题
已知一电平触发的D锁存器和一正边沿触发的D触发器的输人波形如图4.15(a)(教材图4.12)所示，试分
已知一电平触发的D锁存器和一正边沿触发的D触发器的输人波形如图4.15（a)（教材图4.12)所示，试分
点击查看答案
别画出输出Q的波形图。
第7题
在图P5.5(a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.5(b)所示，试画出Q和
在图P5.5（a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.5（b)所示，试画出Q和
点击查看答案
Q'端对应的电压波形。假定触发器的初始状态为Q=0。
第8题
在图P5.6(a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6(b)所示，试画出Q和
在图P5.6（a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6（b)所示，试画出Q和
点击查看答案
Q'端对应的电压波形。假定触发器的初始状态为Q=0。
第9题
画出图T6.3中各触发器输出端的电压波形。输入电压波形如图中所示。触发器的初始状态均为Q=0。
画出图T6.3中各触发器输出端的电压波形。输入电压波形如图中所示。触发器的初始状态均为Q=0。
点击查看答案
(a)SR锁存器(b)边沿触发的D触发器(c)边沿触发的JK触发器
(d)脉冲触发的K触发器(e)用脉冲触发K触发器接成的T触发器
第10题
1. 请问D锁存器和D触发器在电路结构和功能方面的差别是什么？ 2. 请画出D锁存器和D触发器的图示符号。 3. 请用“或非”门构建一个负沿触发的D触发器。 4. SR触发器是一个有置1和清0输入端的类似于门控SR锁存器的触发器，请设计一个用D触发器和其他逻辑门构成的SR触发器电路图。 5. 假设将图1所示信号D和Clock加载到D触发器上，请画出D触发器两个输出信号的波形图。
点击查看答案
