在图P5.6(a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6(b)所示，试画出Q和

4(b)所示。设触发器的初始状态为Q=0。

画出图P5.3(a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK及输入S、R的电压波形如图P5.3(b)所示。设触发器的初始状态为Q=0。

器的初始状态Q=0。

在图1所示的D触发器电路中，若输入端D的波形如图2所示，试画出输出端Q的波形(设触发器初态为0)。

画出图P5.10(a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如图P5.10(b)所示。设触发器的初始状态为Q=0。

画出图题5-3所示的电平触发SR触发器输出端Q、端的波形，输入端S、R与CLK的波形如图所示。(设Q初始状态为0)

5.5(b)所示。设触发器的初始状态为Q=0。

试画出图5.26.1所示电路在一系列CLK信号作用下Q₁、Q₂、Q₃端输出电压的波形。触发器均为边沿触发方式，初始状态为Q=0。

画出图P5.7(a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如图P5.7(b)所示。设触发器的初始状态为Q=0。

画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。(设0初始状太为0)

图P5.8(b)所示。设触发器的初始状态为Q=0。