设计一个4位奇偶校验器，当4位数中有奇数个1时，输出为0，否则输出为1。要求进行逻辑功能分析（真值表、逻辑表达式），基本逻辑门用VHDL语言设计描述，并进行功能仿真。

试设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0．否则输出为1。可以采用各种逻辑功能的门电路来实

用图形设计方法设计一个4位奇偶校验器，当4位数中有奇数个1时，输出为0，否则输出为1。要求进行逻辑功能分析（真值表、逻辑表达式），完成设计原理图文件，完成功能仿真，并进行配置下载。

用VHDL设计一个串行4位奇偶校验电路，一组4位数码从X₁输入，输入到第4个数码时，字同步信号X₂=1，表示一个字(4位)输入结束，当4个数码中的"1”的个数为奇数时，输出Z=1，否则输出为0。

试用与非门和非门设计一个3位的奇偶校验器，当3位数中有奇数个“1”时输出为0，否则输出为1。

试用一片译码器74138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD中有偶数个1时输出为1，否则为0。（ABCD为0000时视作偶数个1）

试用一片译码器74138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD中有偶数个1时输出为1，否则为0。（ABCD为0000时视作偶数个1）。

设计一个三位的奇偶校验器,即三位数中有奇数个1时,输出为0,否则输出为1

设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。

2、设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。

设计一个奇偶校验电路，当4个输入逻辑变量A、B、C、D中有奇数个”1”时，输出为1,否则输出为0。