八位移位寄存器,串行输入时经（)个CP脉冲后,8位数码全部移入寄存器中.若该寄存器已存满8位数码,欲将其中行输出,则需经（)个CP脉冲后,数码才能全部输出.

时间完成该操作。

为置数控制输入端，当时，8位被加数A_7～0和8位加数B_7～0。将分别进入移位寄存器A和B；AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0；S_7～0。为8位和输出端；C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_st和D_so段分别为串行数据输入端、输出端。试分析电路的工作原理。