题目内容
（请给出正确答案）
[主观题]
用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。
如搜索结果不匹配，请 联系老师 获取答案
更多“用4位二进制并行加法器设计一个用8421码表示的1位十进制加…”相关的问题
第3题
能否用一片4位并行加法器74LS283将余3代码转换成8421的二－十进制代码？如果有可能，应当如何连线？
能否用一片4位并行加法器74LS283将余3代码转换成8421的二-十进制代码？如果有可能，应当如何连线？
第4题
试利用二进制并行加法器74LS283和必要的门电路组成1个二－十进制加法器电路（提示：根据BCD码中8421码的加法运
试利用二进制并行加法器74LS283和必要的门电路组成1个二-十进制加法器电路(提示：根据BCD码中8421码的加法运算规则，当两数之和小于等于9(1001)时，相加的结果与按二进制数相加所得到的结果一样。当两数之和大于9(即等于1010～1111)时，应按在二进制数相加的结果上加6(0110)，这样就可以给出进行信号，同时得到一个小于9的和)。
第7题
加法器电路
试利用二进制并行加法器74LS283和必要的门电路组成1个二－十进制加法器电路(提示：根据BCD码中8421码的加法运
点击查看答案
试利用二进制并行加法器74LS283和必要的门电路组成1个二-十进制加法器电路(提示：根据BCD码中8421码的加法运算规则，当两数之和小于等于9(1001)时，相加的结果与按二进制数相加所得到的结果一样。当两数之和大于9(即等于1010～1111)时，应按在二进制数相加的结果上加6(0110)，这样就可以给出进行信号，同时得到一个小于9的和)。
第8题
用4位加法器74LS283和4位2选1数据选择器74LS157设计一个可控码组转换器。当控制信号C=0时实现5421
码到8421码的转换；当C=1时实现2421码到842l码的转换。
点击查看答案
第9题
有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6(0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.(1)请设计系统方框图;(2)请设计ASM流程图.
有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6（0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.（1)请设计系统方框图;（2)请设计ASM流程图.
点击查看答案
第10题
试用4位并行加法器74LS283设计一个加／减运算电路。当控制信号K=0时将两个输入的4位二进制数相加，而K=1时它将
试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号K=0时将两个输入的4位二进制数相加，而K=1时它将两个输入的4位二进制数相减，允许附加必要的门电路。
第11题
试用4位并行加法器74LS283设计一个加／减运算电路。当控制信号M＝0时它将两个输入的4位二进制数相加，而M=1时它
试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M＝0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。
