在一个VHDL设计中Idata是一个信号,数据类型为integer,试指出下面那个赋值语句是错误的()。
A.idata<=16#20#
B.idata<=32E2
C.idata<=B#1010#
D.idata<=16#A#E1
A.idata<=16#20#
B.idata<=32E2
C.idata<=B#1010#
D.idata<=16#A#E1
第1题
A.idata <=“00001111”;
B.idata <= b”0000_ 1111” ;
C.idata <= X" AB”
D.idata <= B”21”:
第2题
A.idata<=16#20#
B.idata<=32
C.idata<=16#A#E1
D.idata<=B#1010#
第3题
A.idata := 32;
B. idata <= 16#A0#;
C. idata <= 16#7#E1;
D. idata := B#1010#;
第6题
A.EQU伪指令定义了程序中的一个标号或者常量符号
B.EQU伪指令定义了程序执行过程中的一个变量,初值为0x45500
C.Addr一旦被赋值为0x45500,还可在汇编过程中再使用EQU重新定义新值
D.Addr是汇编过程中的一个符号,本身并不占据内存空间
第7题
A.@后敏感信号或表达式发生变化,语句就顺序执行一次
B.wire类型变量可以在这个语句中被赋值
C.reg类型变量可以在这个语句中被赋值
D.总是循环重复执行
第9题
A.信号赋值可以有延迟时间,
B.信号除当前值外还有许多相关值,如历史信息等,变量只有当前值
C.信号可以是多个进程的全局信号
D.号值输入信号时采用代入符“:=”,面不是赋值符“<=”,同时信号可以附加延时。
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!