题目内容（请给出正确答案）

[单选题]

物理设计的最后一道工艺是（)

A.芯片集成

B.时钟树综合

C.布局

D.时序约束

答案

芯片集成

如搜索结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装赏学吧APP，拍照搜题省时又省心！

更多“物理设计的最后一道工艺是（)”相关的问题

第1题

下列哪个流程是基于EDA软件的FPGA / CPLD一般设计流程（）。

A.设计输入->逻辑设计->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

B.逻辑设计->设计输入->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

C.逻辑设计->设计输入->逻辑综合->时序仿真->布局布线->功能仿真->编程下载

D.逻辑设计->设计输入->逻辑综合->布局布线->功能仿真->时序仿真->编程下载

点击查看答案

第2题

下列那个流程是基于EDA软件的FPGA / CPLD一般设计流程（）。

A.设计输入->逻辑设计->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

B.逻辑设计->设计输入->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

C.逻辑设计->设计输入->逻辑综合->时序仿真->布局布线->功能仿真->编程下载

D.逻辑设计->设计输入->逻辑综合->布局布线->功能仿真->时序仿真->编程下载

点击查看答案

第3题

基于QuartusⅡ的开发流程主要包含：设计输入，综合、适配、约束、时序分析、仿真和下载等。（）

点击查看答案

第4题

基于QuartusⅡ的开发流程主要包含：设计输入，综合、适配、约束、时序分析、仿真和下载等。

点击查看答案

第5题

时序分析是（）

A.综合后STA

B.布局后STA

C.布线后STA

D.签核后STA

点击查看答案

第6题

PAL芯片既可以设计组合逻辑电路，又可以设计时序逻辑电路

点击查看答案

第7题

8255芯片是（）

A.DMA芯片

B.时钟芯片

C.中断芯片

D.并口芯片

点击查看答案

第8题

在慢时钟域到快时钟域的时序路径中，通常会set_multicycle_path约束将建立时间的检查拓展到非默认的检查边沿。

点击查看答案

第9题

Innovus中时钟树综合的命令

A.ccopt_design -CTS

B.ccopt -CTS

C.design -CTS

D.ccopt_design_CTS

点击查看答案

第10题

狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。

点击查看答案

警告：系统检测到您的账号存在安全风险

为了保护您的账号安全，请在“赏学吧”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！

微信搜一搜

赏学吧

点击打开微信

警告：系统检测到您的账号存在安全风险

抱歉，您的账号因涉嫌违反赏学吧购买须知被冻结。您可在“赏学吧”微信公众号中的“官网服务”-“账号解封申请”申请解封，或联系客服。

微信搜一搜

赏学吧

点击打开微信