题目内容
（请给出正确答案）
[单选题]
设定时器/计数器8253的CLK频率为1MHz，要求其OUT端输出周期为8ms的信号，该芯片编程为BCD码计数，则该芯片的计数初值应为_______。
A.8000H
B.8000
C.80H
D.80
答案
B、8000
如搜索结果不匹配，请 联系老师 获取答案
A.1100H
B.1000H
C.03E8H
D.0100H
更多“设定时器/计数器8253的CLK频率为1MHz，要求其OUT…”相关的问题
第2题
8254端口地址为40H～43H，CH0作为计数器，计数时钟频率1MHZ，下列程序执行后，输出脉冲的宽度是 s MOV AL,36H OUT 43H,AL MOV AX,20000 OUT 40H,AL MOV AL,AH OUT 40H,AL
点击查看答案
第4题
某放大电路的下限频率为fL=100Hz，上限频率为fH=1MHz，现输入信号频率为2MHz的正弦波，若输入信号是由100kHz和2MHz两种频率分量组成的波形，输出信号波形有频率失真。
点击查看答案
第6题
在以下程序中，Clk_50M为频率为50MHz的系统时钟，则下列说法中正确的有 reg Clk; reg [31:0] Cnt; always@（posedge Clk_50M or negedge Rst) begin if（!Rst) begin Cnt <= 1; Clk <= 1; end else begin if（Cnt >= 25000000) begin Cnt <= 1; Clk <= ~Clk; end else Cnt<= Cnt + 1; end end
A.该模块为同步复位
B.该模块的功能是分频器
C.若系统时钟频率为50MHz，则输出Clk的频率为2MHz
D.该程序为时序逻辑电路
第9题
某DRAM芯片内部的存储单元为256x256结构。该芯片每隔2ms至少要刷新一次，且刷新是通过顺序对所有256行的存储单元进行内部读操作和写操作实现的。设存储器周期为500ns，求其刷新的开销（即进行刷新操作的时间所占的百分比）是（）
A.3.2%
B.6.4%
C.12.8%
D.25.6%
