用与非门等设计全加法器。（华为）

设计一个32位申行进位加法器,要求用异或门和二输入与非门构成,计算加法器的最长运算时间.

设计一个三变量的多数表决电路.当输入变量中有两个或两个以上同意时,提议被通过,否则,提议不被通过.具体设计要求如下:（1)全用与非门来实现最简的逻辑电路;（2)用74138来实现,画出逻辑电路图.

设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑电路。加减控制信号用M表示，当M=0时为全加运算，M≈1时为全减运算。要求: (1)用最少个数的与非门实现(画出逻辑电路图): (2)用74X151实现(画出逻辑电路图); (3)用74X138加必要的门电路实现(画出逻辑电路图).

具有记忆功能电路是（)。

构成计数器的单元电路是（）。

用74181组成32位全并行加法器，须要（)片74182。

用74181组成32位全并行加法器，须要（)片74181。

用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。

用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。

用“与或非”门设计一个4位并行进位的加法器。

用与非门设计一个多功能运算电路,功能如表3-27所示.