时序逻辑电路主要由组合逻辑电路和反馈环节构成。

逻辑电路按照是否具有记忆功能分为同步时序逻辑电路和组合逻辑电路。

与组合逻辑电路相比，时序逻辑电路具有记忆功能。

时序逻辑电路结构上由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。

利用PAL器件可以灵活实现各种组合逻辑功能，但不能实现时序逻辑电路功能。

用数据选择器可实现时序逻辑电路。（）

在组合逻辑电路中，临界竞争会导致错误的输出，但不会改变电路的功能；而在电平异步时序逻辑电路中，临界竞争会导致电路状态转换的不可预测，从而改变电路的预定功能。

时序逻辑电路的输出只与输入信号有关。

在同步时序逻辑电路中，对时钟脉冲的宽度和频率没有要求。

脉冲异步时序逻辑电路的输出信号一定是脉冲信号。

异步电平时序逻辑电路的存储电路一般是由触发器组成的。