题目内容
（请给出正确答案）
[主观题]
用KEIL C编程的时候可以直接用自带的软件仿真测试程序逻辑
答案
正确
如搜索结果不匹配，请 联系老师 获取答案
A.设计输入→功能仿真→分析综合→编程下载→硬件测试；
B.设计输入→分析综合→功能仿真→编程下载→硬件测试
C.设计输入→时序仿真→功能仿真→编程下载→硬件测试；
D.原理图输入→功能仿真→适配→编程下载→综合→硬件测试
更多“用KEIL C编程的时候可以直接用自带的软件仿真测试程序逻辑”相关的问题
第3题
下列哪个流程是正确的基于EDA软件的FPGA / CPLD设计流程（）。
A.设计输入→功能仿真→分析综合→编程下载→硬件测试
B.设计输入→分析综合→功能仿真→编程下载→硬件测试
C.设计输入→时序仿真→功能仿真→编程下载→硬件测试
D.原理图输入→功能仿真→适配→编程下载→综合→硬件测试
第4题
下列哪个流程是正确的基于EDA软件的FPGA / CPLD设计流程（）。
A.设计输入→分析综合→功能仿真→编程下载→硬件测试
B.设计输入→功能仿真→分析综合→编程下载→硬件测试；
C.设计输入→功能仿真→分析综合→编程下载→硬件测试；
D.原理图输入→功能仿真→适配→编程下载→综合→硬件测试
第5题
【单选题】关于EDA技术的设计流程，下列顺序正确的是 （)。
A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
C.原理图/HDL文本输入→功能仿真→综合→编程下载→适配硬件测试
D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
第8题
下列哪个流程是基于EDA软件的FPGA / CPLD一般设计流程（）。
A.设计输入->逻辑设计->逻辑综合->功能仿真->布局布线->时序仿真->编程下载
B.逻辑设计->设计输入->逻辑综合->功能仿真->布局布线->时序仿真->编程下载
C.逻辑设计->设计输入->逻辑综合->时序仿真->布局布线->功能仿真->编程下载
D.逻辑设计->设计输入->逻辑综合->布局布线->功能仿真->时序仿真->编程下载
第10题
1、 用集成触发器74LS74实现2位二进制异步加法计数器，输出为Q2Q1， 要求CP输入1HzTTL信号时，将Q2Q1通过正确连接在显示译码器上， 用1个七段数码管依次循环显示0—1—2—3。 要求完成设计电路图。 2、按上题的设计要求，当CP输入8KHzTTL信号，用示波器分别测试CP、Q1、Q2的 输出波形。要求测试结果通过仿真截图或者实际测试照片展示。 要求：将设计电路的原理图+测试或仿真波形图通过截图或照片的形式，直接将设计电路图+测试或仿真波形图通过截图或照片粘贴在答题区或编辑在PDF文档或WORD文档中上传。
点击查看答案
