题目内容（请给出正确答案）

[单选题]

下列哪个流程是正确的基于EDA软件的FPGA / CPLD设计流程（）。

A.设计输入→功能仿真→分析综合→编程下载→硬件测试

B.设计输入→分析综合→功能仿真→编程下载→硬件测试

C.设计输入→时序仿真→功能仿真→编程下载→硬件测试

D.原理图输入→功能仿真→适配→编程下载→综合→硬件测试

答案

原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试

如搜索结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装赏学吧APP，拍照搜题省时又省心！

更多“下列哪个流程是正确的基于EDA软件的FPGA / CPLD设…”相关的问题

第1题

下列哪个流程是正确的基于EDA软件的FPGA / CPLD设计流程（）。

A.设计输入→分析综合→功能仿真→编程下载→硬件测试

B.设计输入→功能仿真→分析综合→编程下载→硬件测试；

C.设计输入→功能仿真→分析综合→编程下载→硬件测试；

D.原理图输入→功能仿真→适配→编程下载→综合→硬件测试

点击查看答案

第2题

下列哪个流程是基于EDA软件的FPGA / CPLD一般设计流程（）。

A.设计输入->逻辑设计->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

B.逻辑设计->设计输入->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

C.逻辑设计->设计输入->逻辑综合->时序仿真->布局布线->功能仿真->编程下载

D.逻辑设计->设计输入->逻辑综合->布局布线->功能仿真->时序仿真->编程下载

点击查看答案

第3题

对设计电路的逻辑功能进行验证被称为（）。

A.功能仿真

B.时序仿真

C.编程验证

D.逻辑综合

点击查看答案

第4题

将RTL代码转为网表是哪个阶段？布局布线阶段的需要输入的设计文件是代码还是网表？功能验证阶段通常有哪些EDA工具？ Synopsys、Cadence两家的仿真验证工具、逻辑综合工具、形式验证工具、布局布线工具分别是什么？

点击查看答案

第5题

EDA软件的综合器可将用户的设计转化为硬件电路网表。

点击查看答案

第6题

下列哪些是可以借助计算机上的EDA软件来完成的：

A.逻辑化简

B.综合

C.适配

D.自动布局布线

E.焊接

F.设计分割

G.办公自动化

点击查看答案

第7题

Verilgo程序编写设计流程中的第一步：HDL文本输入

点击查看答案

第8题

综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（）是错误的。

A.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件

B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束

C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的

D.综合是纯软件的转换过程，与器件硬件结构无关

点击查看答案

第9题

综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（）是错误的。

A.综合是纯软件的转换过程，与器件硬件结构无关

B.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的

C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束

D.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件

点击查看答案

第10题

在EDA工具中，能完成在目标系统器件上布局布线软件称为（）。

A.适配器

B.仿真器

C.综合器

D.下载器

点击查看答案

警告：系统检测到您的账号存在安全风险

为了保护您的账号安全，请在“赏学吧”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！

微信搜一搜

赏学吧

点击打开微信

警告：系统检测到您的账号存在安全风险

抱歉，您的账号因涉嫌违反赏学吧购买须知被冻结。您可在“赏学吧”微信公众号中的“官网服务”-“账号解封申请”申请解封，或联系客服。

微信搜一搜

赏学吧

点击打开微信